Durante su simposio de tecnología de 2023, TSMC reveló algunos detalles adicionales sobre su próxima tecnología N4X, diseñada específicamente para aplicaciones de computación de alto rendimiento (HPC). Este nodo promete permitir un rendimiento ultra alto y mejorar la eficiencia mientras mantiene la compatibilidad IP con la tecnología de proceso N4P (clase 4nm).
“N4X realmente establece un nuevo punto de referencia sobre cómo podemos impulsar un rendimiento extremo y minimizar la penalización por fugas de energía”, dijo Yujun Li, gerente de desarrollo comercial de TSMC que está a cargo de la división comercial de alto rendimiento de fundición.
La tecnología N4X de TSMC pertenece a la familia N5 (clase 5nm) de la compañía, pero se ha mejorado de varias maneras y está optimizada para voltajes de 1,2 V y superiores en modo de sobremarcha.
Para lograr un rendimiento y una eficiencia superiores, el N4X de TSMC mejora el diseño del transistor en tres áreas clave. Primero, refinaron sus transistores para aumentar tanto la velocidad de procesamiento como las corrientes de conducción. En segundo lugar, la fundición ha incorporado sus nuevos condensadores de metal-aislante-metal (MiM) de alta densidad para proporcionar energía confiable bajo cargas de trabajo elevadas. Finalmente, modificaron la pila de metal de final de línea para proporcionar más potencia a los transistores.
En particular, N4X agrega cuatro nuevos dispositivos además de las ofertas de dispositivos N4P, que incluyen transistores de voltaje ultrabajo (uLVT) para aplicaciones que necesitan ser altamente eficientes y transistores de voltaje de umbral extremadamente bajo (eLVT) para aplicaciones que deben funcionar a alta horas. Por ejemplo, el N4X uLVT con overdrive ofrece un 21 % menos de potencia a la misma velocidad en comparación con el N4P eLVT, mientras que el N4X eLVT en OD ofrece un 6 % más de velocidad para rutas críticas en comparación con el N4P eLVT.
| Mejoras anunciadas de PPA de nuevas tecnologías de proceso Datos anunciados en conferencias telefónicas, eventos, sesiones informativas para los medios y comunicados de prensa |
||||||||||
| TSMC | ||||||||||
| N5 contra N7 |
N5P contra N5 |
N5HPC contra N5 |
N4 contra N5 |
N4P contra N5 |
N4P contra N4 |
N4X contra N5 |
N4X contra N4P |
N3 contra N5 |
||
| Poder | -30% | -diez% | ? | más bajo | -22% | – | ? | ? | -25-30% | |
| Rendimiento | +15% | +5% | +7% | más alto | +11% | +6% | +15% O Más |
+4% o más |
+10-15% | |
| Área lógica
Reducción % (Densidad) |
0.55x
-45% (1,8x) |
– |
– |
0.94x
-6% 1.06x |
0.94x
-6% 1.06x |
– |
? |
? |
0.58x
-42% (1,7x) |
|
| Volumen Fabricación |
Q2 2020 | 2021 | Q2 2022 | 2022 | 2023 | 2S 2022 | H1 2024? |
¿1S 2024? | 2S 2022 | |
Aunque N4X ofrece mejoras de rendimiento significativas sobre N4 y N4P, aún usa la misma SRAM, E/S estándar y otras direcciones IP que N4P, lo que permite a los diseñadores de chips migrar sus diseños a N4X de manera fácil y económica. Mientras tanto, teniendo en cuenta la compatibilidad IP de N4X con N4P, es lógico esperar que la densidad de transistores de N4X esté más o menos en línea con la de N4P. Aunque dada la dirección de esta tecnología, se espera que los diseñadores de chips utilicen esta tecnología para obtener un rendimiento extremo en lugar de una densidad de transistores máxima y dimensiones de matriz pequeñas.
TSMC dice que N4X ha alcanzado los objetivos de rendimiento para su modelo SPICE, por lo que los clientes pueden comenzar a usar la tecnología hoy para sus diseños de HPC que entrarán en producción el próximo año.
Para TSMC, N4X es una tecnología importante, ya que se espera que los diseños de HPC sean el principal motor de crecimiento de los ingresos de la empresa en los próximos años. El proveedor de chips prevé que HPC representará el 40 % de su facturación en 2030, seguido de los teléfonos inteligentes (30 %) y las aplicaciones automotrices (15 %).
